PATENT ABSTRACTS OF JAPAN

(11)Publication number:

(43)Date of publication of application: 29.10.1999

(51)Int.CI.

G02F 1/133 G09G 3/36

(21)Application number : 10-105223

(71)Applicant:

SEIKO EPSON CORP

(22)Date of filing:


(72)Inventor:

KURUMISAWA TAKASHI

YAMAZAKI TAKU

(54) REFLECTION LIQUID CRYSTAL DEVICE AND REFLECTION PROJECTOR

PROBLEM TO BE SOLVED: To provide a reflection liquid crystal(LC) device with which the reduction of power consumption is attained, degradation of display quality caused by crosstalk is prevented and gradation display is facilitated. SOLUTION: Concerning this reflection LC device, a static RAM(SRAM) of 8 bits and a gradation display circuit 7 are provided under a reflection pixel electrode 1, the count value of the binary counter of 8 bits is outputted from a display control circuit 10 to the gradation display circuit 7 of respective pixels. In the gradation display circuit 7, the coincidence between the gradation data of 8 bits held in the SRAM and said count value is detected by a word line control circuit 8 and a bit line control circuit 9 and when they are coincident, a signal for determining the impression term of ON waveform to the pixel electrode 1 is switched from high level signal to low level signal. Besides, when starting the next scanning period, since said count value and the value of gradation data held in the SRAM are not coincident, said signal is switched to a high level signal. Therefore, the ON waveforms are impressed to the pixel electrode 1 just for the period based on the gradation data and the gradation display is performed for every scanning period for each pixel.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

09.02.2004

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-295700

(43)公開日 平成11年(1999)10月29日

(51) Int.Cl.6	

識別記号 575

FΙ G02F

575

G02F 1/133 G09G 3/36

1/133

G09G 3/36

審査請求 未請求 請求項の数6 OL (全 16 頁)

(21)出願番号

(22)出願日

特顏平10-105223

平成10年(1998) 4月15日

(71)出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 胡桃澤 孝

長野県諏訪市大和3丁目3番5号 セイコ

ーエブソン株式会社内

(72)発明者 山崎 卓

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内


(74)代理人 弁理士 鈴木 喜三郎

(54) 【発明の名称】 反射型液晶装置及び反射型プロジェクタ

(57)【要約】

【課題】 低消費電力化を図ると共に、クロストーク等 による表示品質の劣化を防止し、かつ、階調表示が容易 な反射型液晶装置を提供すること。

【解決手段】 反射型画素電極1の下方に、8ビットの SRAMと階調表示回路7を設け、表示制御回路10か ら各画素の階調表示回路7に対して、8ビットのバイナ リィカウンタのカウント値を出力する。そして、階調表 示回路7においては、ワードライン制御回路8及びビッ トライン制御回路9によりSRAMに保持された8ビッ トの階調データと、前記カウント値との一致を検出し、 一致した場合には、画素電極1に対するオン波形の印加 期間を定める信号を、ハイレベルからローレベルの信号 に切り換える。また、次の走査期間の開始時には、前記 カウント値と前記SRAMに保持された階調データ値と が一致しないので、前記信号はハイレベル信号に切り換 えられる。従って、画素電極1に対しては、階調データ に基づく期間だけオン波形が印加され、各画素毎に一走 査期間毎の階調表示が行われることになる。



【特許請求の範囲】

【請求項1】 第1の基板と、光透過性を有し該第1の 基板に対向して設けられた第2の基板と、前記第1の基 板にマトリクス状に設けられる反射型の画素電極と、前 記第1の基板と前記第2の基板の間に挟持された液晶と を備えた反射型液晶装置であって、

前記第1の基板上の前記画素電極が形成された層よりも 下層に、前記各々の画素毎に形成され、複数ビットの階 調データを保持する階調データ保持手段と、

前記データ保持手段に保持された複数ビットの階調デー タに基づいて、各々の画素の一走査期間におけるオンま たはオフ期間をバルス幅の大きさとして変調するバルス 幅変調手段と、

前記パルス幅変調手段により変調されたパルス信号に基 づいて、前記画素電極にオン電圧またはオフ電圧を供給 する電圧供給手段と、

前記画素毎に画像信号に基づく前記階調データを保持さ せる階調データ書き込み制御手段と、

を備えることを特徴とする反射型液晶装置。

【請求項2】 前記パルス幅変調手段は、前記各々の画 20 素毎に形成された階調表示回路と、複数の画素に対して 共通に設けられた表示制御回路とを備え、

前記階調表示回路は、前記表示制御回路から供給される タイミングデータと前記階調データ保持手段に保持され たデータとの一致を検出し、一致検出時に自己の出力信 号の極性を切り換える一致検出回路と、該一致検出回路 の出力信号を保持する出力信号保持回路とを備え、

前記表示制御回路は、前記各々の階調表示回路に対し、 前記タイミングデータとして、最低階調から最高階調ま での階調データを、一走査期間内に昇順または降順に出 30 力する回路を備えることを特徴とする請求項1に記載の 反射型液晶装置。

【請求項3】 前記パルス幅変調手段は、前記各々の画 素毎に形成された階調表示回路と、全ての画素に対して 共通に設けられた表示制御回路とを備え、

前記階調表示回路は、前記表示制御回路から供給される タイミングデータと前記階調データ保持手段に保持され たデータとの一致を検出し、一致検出時に自己の出力信 号の極性を切り換える一致検出回路を備え、

前記表示制御回路は、前記各々の階調表示回路に対し、 前記タイミングデータとして、最低階調から最高階調ま での階調データを、一走査期間内におけるオン期間また はオフ期間として表したパルス信号であって、該一走査 期間の後縁側をオン期間またはオフ期間の後縁の基準と し、あるいは前記一走査期間の前縁側をオン期間または オフ期間の前縁の基準として、オン期間またはオフ期間 が連続するパルス信号を出力する回路を備えることを特 徴とする請求項1に記載の反射型液晶装置。

【請求項4】 前記階調データ保持手段は、スイッチン

M) あるいはダイナミックRAM (DRAM) であるこ とを特徴する請求項1乃至請求項3のいずれか一項に記 載の反射型液晶装置。

【請求項5】 前記階調データ保持手段は、スイッチン グ素子を用いて形成され、クロック信号に同期して動作 するラッチ回路であることを特徴する請求項1乃至請求 項3のいずれか一項に記載の反射型液晶装置。

【請求項6】 請求項1乃至請求項5の何れか一項に記 載の反射型液晶装置を備えたことを特徴とする反射型プ ロジェクタ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、液晶装置の技術分 野に属し、特に画素内にメモリセルを備えた反射型の液 晶装置の技術分野に属するものである。

[0002]

【従来の技術】近年、ノート型パーソナルコンピュータ あるいは液晶プロジェクタ等の電子機器に用いられる液 晶装置として、反射型液晶パネルを備えた液晶装置が注 目されている。

【0003】この反射型液晶パネルは、例えば、データ 線、走査線、トランジスタ等のスイッチング素子、電荷 蓄積容量、及びアルミニウム等の反射型画素電極等を備 えたガラス等の基板と、透明導電膜からなる対向電極等 を備えたガラス等の基板との間に液晶層を挟持した構成 となっている。画素電極が反射型であるため、画素電極 の下側にトランジスタ等のスイッチング素子を設けるこ とができ、解像度を髙めた場合でもパネルの開口率が低 下せず、高解像度と高輝度を両立させることができる。 【0004】しかしながら、このような構成の反射型液

晶パネルを駆動する場合には、データ線の電位を画素に 設けた電荷蓄積容量に一旦蓄えて、当該電位を反射型画 素電極にも印加することで、各画素毎の液晶層へ画像信 号電圧を印加する駆動方式を採用していたため、液晶容 **量及び電荷蓄積容量からの電流のリークが生じる場合が** ある。従って、液晶容量により保持される電位が低下 し、明度やコントラストの低下等の表示状態の劣化を引 き起こすことがあった。

【0005】とのため、表示画像を髙品位に保つには、 データ線及び走査線に対する信号の供給を行い、周期的 に各画素に電圧を印加してその電位を保持しなければな らず、低消費電力化を図ることが困難であるという問題 があった。

【0006】そこで、このような問題の解決するため に、例えば特開平8-286170号公報等に開示され ているように、各画素の反射型画素電極の下側に 1 ビッ トのメモリセルを配設した液晶パネルが提案された。

【0007】このようなメモリセルを各画素毎に備えた 液晶パネルにおいては、メモリセルによりデータ線から グ素子を用いて形成されたスタティックRAM(SRA 50 の画像信号がラッチされ、その信号が各画素の液晶層に

印加される。そして、メモリセルは、新たな信号が書き 込まれるまで前の信号を保持しているので、一旦信号の 書き込みを行ってしまえば、データ線及び走査線への信 号の供給を停止しても、それまでに書き込まれた画像は 静止画像として継続表示することができる。その結果、 静止画像表示時に外部からの画像信号の入力を止めるこ とができ、低消費電力化を図ることができる。

【0008】また、画素電圧をデジタル化することによ り、クロストーク等による表示品質の劣化が起きにくい といった利点を備えている。

[0009]

【発明が解決しようとする課題】しかしながら、前記の ようなメモリセルを各画素毎に備えた従来の液晶パネル を用いた場合には、階調表示を行うことが困難になると いう問題があった。

【0010】メモリセルを各画素毎に備えていない構成 の場合には、データ線に供給する信号の選択期間でのオ ンのパルス幅を階調データに応じて制御することによ り、各画素の液晶層に印加する電圧を階調データに対応 した値にすることができ、所望の階調表示を行うことが 20 できた。

【0011】しかし、1ビットのメモリセルを各画素毎 に備えた構成の場合には、1ビットデータによってオン またはオフの表示しかできないため、一選択期間内にお いて当該画素電圧への印加電圧を階調データに対応した 値に制御することはできない。

【0012】従って、従来は、例えばフレーム周波数が 60Hzの場合には、1フレーム毎に各画素の電圧のオ ン時間とオフ時間を調整する。つまり、1フレームは、 1/60秒間(16.6m秒)をさらに256階調なら 30 ば256だけ分割し、各々の期間で画面全体のデータを 転送し、オン、オフを表示することで階調を表示するも のである。

【0013】その結果、1フレームの1/256期間内 に各画素のメモリセルのデータを書き直さなければなら ず、メモリセルを各画素毎に備えた場合における上述し たような利点を生かすことができないという問題があっ た。

【0014】また、上述のような制御を行うためには、 1フレームの1/256期間毎にオン時間とオフ時間を 調整するため、結果的に液晶層に印加される電圧の切り 換え回数が多くなるため、電圧波形になまりが生じ、正 確な階調表示を行うことができなかった。

【0015】そこで、本発明は、前記問題点を解決し、 低消費電力化を図ると共に、クロストーク等による表示 品質の劣化を防止し、かつ、階調表示が容易な反射型液 晶装置及び反射型プロジェクタを提供することを課題と している。

[0016]

液晶装置は、前記課題を解決するために、第1の基板 と、光透過性を有し該第1の基板に対向して設けられた 第2の基板と、前記第1の基板にマトリクス状に設けら れる反射型の画素電極と、前記第1の基板と前記第2の 基板の間に挟持された液晶とを備えた反射型液晶装置で あって、前記第2の基板上の前記画素電極が形成された 層よりも下層に、前記各々の画素毎に形成され、複数ビ ットの階調データを保持する階調データ保持手段と、前 記データ保持手段に保持された複数ビットの階調データ 10 に基づいて、各々の画素の一走査期間におけるオンまた はオフ期間をパルス幅の大きさとして変調するパルス幅 変調手段と、前記パルス幅変調手段により変調されたパ ルス信号に基づいて、前記画素電極にオン電圧またはオ フ電圧を供給する電圧供給手段と、前記画素毎に画像信 号に基づく前記階調データを保持させる階調データ書き 込み制御手段とを備えることを特徴とする。

【0017】請求項1に記載の反射型液晶装置によれ ば、外部から画像信号が供給されると、階調データ書き 込み制御手段により、当該画像信号に基づいて各々の画 素の階調データ保持手段に対して書き込み制御信号が出 力される。これにより、各々の画素の階調データ保持手 段においては、前記出力された書き込み制御信号に基づ いて複数ビットの階調データが保持される。従って、各 々の画素における階調データの値が異ならない限り、一 旦階調データを保持させれば、この保持させた階調デー タに基づいて画素電極にオン電圧またはオフ電圧が供給 されることになり、各走査期間毎に各画素において階調 データを書き換える必要がなくなる。

【0018】そして、パルス幅変調手段は、これらの階 調データ保持手段によって各々の画素毎に保持された多 ビットの階調データに基づいて、各々の画素の一走査期 間におけるオンまたはオフ期間をパルス幅の大きさとし て変調する。更に、電圧供給手段は、前記パルス幅変調 手段により変調されたパルス信号に基づいて、前記画素 電極にオン電圧またはオフ電圧を供給する。従って、各 画素は、一走査期間内において階調データに基づく期間 だけオン状態となり、階調表示される。

【0019】請求項2に記載の反射型液晶装置は、前記 課題を解決するために、請求項1に記載の反射型液晶装 置において、前記パルス幅変調手段は、前記各々の画素 毎に形成された階調表示回路と、全ての画素に対して共 通に設けられた表示制御回路とを備え、前記階調表示回 路は、前記表示制御回路から供給されるタイミングデー タと前記階調データ保持手段に保持されたデータとの一 致を検出し、一致検出時に自己の出力信号の極性を切り 換える一致検出回路と、該一致検出回路の出力信号を保 持する出力信号保持回路とを備え、前記表示制御回路 は、前記各々の階調表示回路に対し、前記タイミングデ ータとして、最低階調から最高階調までの階調データ 【課題を解決するための手段】請求項1に記載の反射型 50 を、一走査期間内に昇順または降順に出力する回路を備

えることを特徴とする。

【0020】請求項2に記載の反射型液晶装置によれ ば、表示制御回路から、各々の階調表示回路に対し、最 低階調から最高階調までの階調データが、タイミングデ ータとして一走査期間内に昇順または降順に出力される と、各画素毎に設けられた階調表示回路においては、一 致検出回路により、各画素毎に設けられた階調データ保 持手段に保持されたデータと、前記一走査期間内に昇順 または降順に出力される階調データとが一致するか否か が判断される。そして、一致が検出された際には、一致 検出回路の出力信号の極性が切り換えられ、出力信号保 持回路によりこの出力信号はこの極性で保持されること になる。従って、各々の画素において、一走査期間の開 始時における極性の初期状態を、前記出力信号保持回路 によって保持される信号の極性と反対の極性に設定して おくととにより、前記一致検出回路による出力信号の極 性の切り換えから、次の走査期間の開始時の初期状態へ の切り換えにより、あるいはこの初期状態への切り換え から、前記一致検出回路による出力信号の極性の切り換 えにより、前記出力信号保持回路によって保持される出 20 力信号はパルス信号として出力されることになる。ま た、前記タイミングデータは、最低階調から最高階調ま での階調データが、一走査期間内に昇順または降順に出 力されるデータであるから、上述のようにして出力され るパルス信号のオン期間あるいはオフ期間は、その前縁 または後縁を、一走査期間の前縁または後縁を基準と し、オン期間またはオフ期間が連続するパルス信号とな る。従って、一走査期間が短くなり、高い周波数で表示 を行う場合でも、液晶に与える電圧の切り換え回数を減 少させることができ、波形のなまりによる実効電圧の低 30 下を防止して、正確な階調表示を行うことができる。

【0021】請求項3に記載の反射型液晶装置は、前記 課題を解決するために、請求項1に記載の反射型液晶装 置において、前記パルス幅変調手段は、前記各々の画素 毎に形成された階調表示回路と、複数の画素に対して共 通に設けられた表示制御回路とを備え、前記階調表示回 路は、前記表示制御回路から供給されるタイミングデー タと前記階調データ保持手段に保持されたデータとの― 致を検出し、一致検出時に自己の出力信号の極性を切り 各々の階調表示回路に対し、前記タイミングデータとし て、最低階調から最高階調までの階調データを、一走査 期間内におけるオン期間またはオフ期間として表したパ ルス信号であって、該一走査期間の後縁側をオン期間ま たはオフ期間の後縁の基準とし、あるいは前記一走査期 間の前縁側をオン期間またはオフ期間の前縁の基準とし て、オン期間またはオフ期間が連続するパルス信号を出 力する回路を備えることを特徴とする。

【0022】請求項3に記載の反射型液晶装置によれ ロック信号 は、表示制御回路から、各々の階調表示回路に対し、タ 50 特徴する。

イミングデータとしてのバルス信号が出力されると、各画素毎に設けられた階調表示回路においては、一致検出回路により、各画素毎に設けられた階調データ保持手段に保持されたデータと、前記タイミングデータとが一致検出回路の出力信号の極性が切り換えられるが、前記タイミングデータは、上述のようにバルス信号であるから、このバルス信号のオン期間においては連続して前記一致が検出されることになる。つまり、前記一致の検出により極性が切り換えられた出力信号は、バルス信号のオン期間中においてその極性で保持される。【0023】従って、各々の画素において、一走査期間

の開始時における極性の初期状態を、前記出力信号保持

回路によって保持される信号の極性と反対の極性に設定

しておくことにより、前記一致検出回路による出力信号 の極性の切り換えから、次の走査期間の開始時の初期状 態への切り換えにより、あるいはこの初期状態への切り 換えから、前記一致検出回路による出力信号の極性の切 り換えにより、前記出力信号保持回路によって保持され る出力信号はパルス信号として出力されることになる。 【0024】また、前記タイミングデータとしてのパル ス信号は、最低階調から最高階調までの階調データを、 一走査期間内におけるオン期間として表したパルス信号 であって、該一走査期間の後縁側をオン期間の後縁の基 準とし、あるいは前記―走査期間の前縁側をオン期間の 前縁の基準として、オン期間が連続するパルス信号であ る。従って、一走査期間が短くなり、高い周波数で表示 を行う場合でも、液晶に与える電圧の切り換え回数を減 少させることができ、波形のなまりによる実効電圧の低 下を防止して、正確な階調表示を行うことができる。

【0025】請求項4に記載の反射型液晶装置は、前記課題を解決するために、請求項1乃至請求項3のいずれか一項に記載の反射型液晶装置において、前記階調データ保持手段は、スイッチング素子を用いて形成されたスタティックRAM(SRAM)あるいはダイナミックRAM(DRAM)であることを特徴する。

国は、則記表示制御回路から供給されるタイミングデータと前記階調データ保持手段に保持されたデータとの一致を検出し、一致検出時に自己の出力信号の極性を切り換える一致検出回路を備え、前記表示制御回路は、前記 40 名々の階調表示回路に対し、前記タイミングデータとして、最低階調から最高階調までの階調データを、一走査期間内におけるオン期間またはオフ期間として表したパルス信号であって、該一走査期間の後縁側をオン期間ま

【0027】請求項5に記載の反射型液晶装置は、前記課題を解決するために、請求項1乃至請求項3のいずれか一項に記載の反射型液晶装置において、前記階調データ保持手段は、スイッチング素子を用いて形成され、クロック信号に同期して助作するラッチ回路であることを特徴する。

【0028】請求項5に記載の反射型液晶装置によれば、階調データ保持手段は、各々の画素においてスイッチング素子を用いて形成され、クロック信号に同期して動作するラッチ回路である。従って、クロック信号を制御するだけで容易に階調データを保持させることができる。

【0029】請求項6に記載の反射型プロジェクタは、 請求項1乃至請求項5の何れか一項に記載の反射型液晶 装置を備えたことを特徴とする。

【0030】請求項6に記載の反射型プロジェクタによ 10 れば、反射型プロジェクタは、上述した本願発明の反射型液晶装置を備えており、正確な階調表示を容易に行うととのできる反射型液晶装置により、高品質な画像表示を行うことができる。

[0031]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて説明する。

【0032】(第1の実施形態)まず、本発明の第1の 実施形態を図1乃至図6に基づいて説明する。

【0033】図1は本実施形態における反射型液晶装置 20 の回路構成を説明するためのブロック図である。

【0034】図1には示さないが、本実施形態の反射型液晶装置は、ガラスやSiなどの第1の基板上に、複数のデータ線対($[D11:D11',D21:D21',\sim D81:D81']\sim [D1m:D1m',D2m:D2m',\sim D8m:D8m']) と、複数の表示制御線(<math>S1\sim Sn$)がマトリクス状に互いにほぼ直交して配置されている。

【0035】データ線対はD11: D11', D2 1: D21' ~ D81: D81' の8対を一組としており、図1には示されないがこのデータ線対の組が図示のx方向に沿ってm組設けられており、各組のデータ線対が、第1列~第m列の各画素領域に対応している。なお、図1においては、一部の画素領域のみを示しているため、第2組~第m組のデータ線対([D12: D12', D22: D22', ~ D82: D82']~[D1m: D1m', D2m: D2m', ~ D8m: D8m'])について図示を省略している。

【0036】表示制御線($S1\sim Sn$)は、図1 には示されないが図示のy 方向に沿ってn 本設けられており、第1行〜第n行の各画素領域に対応している。なお、図1 においては、第3行〜第n行の表示制御線($S3\sim Sn$)については図示を省略している。

【0037】以上のような各組のデータ線対と表示制御線が交差する領域は、第1行第1列から第n行第m列までのn×m個の画素領域(P11~Pnm)となっている。すなわち、本実施形態においては、8つのデータ線対と1つの表示制御線から構成されるブロックが一画素領域に対応する。この各画素領域にはアルミニウム等で形成された反射型の画素電極1が設けられている。な

起、図1においては、第1行第1列の画素領域P11 と、第2行第1列の画素領域P21のみを示している。 【0038】一方、以上のような画素電極1が形成された第1の基板と対向する位置には、ガラス等で形成された第2の基板が配置されており、当該第2の基板の前記画素電極1と対向する側には、透明電極で形成された対向電極2が設けられている。対向電極2は第2の基板上においてマトリクス状に形成されているのではなく、全画素領域を覆う共通電極として或いは各画素行毎にストライプ状に形成されている。そして、第2の基板上には、必要に応じて第1の基板の画素電極1が形成されていない領域を覆うように、ブラックマトリクス等の遮光膜が形成されている。

【0039】そして、前記画素電極1と対向電極2の間には、液晶層が封入されており、各画素領域に対応して液晶セル3を構成している。液晶としては、ツイステッドネマチック(TN)型液晶、双安定のメモリー性を有するTN型液晶、スーパーホメオトロピック(SH)型の液晶、ゲスト・ホスト(GH)型液晶など種々の液晶を用いることができる。但し、GH型を除いて、第2の基板の外側に偏光板や偏光ビームスブリッタ等の偏光子が必要となる。

【0040】次に、前記各画素領域における画素電極1の下側(画素電極1の液晶セル3との接触側とは反対側)には、スイッチング素子としてのトランジスタ4,5、及びメモリ部6から成る階調データ保持手段としての8ビットのランダムアクセスメモリ(RAM)と、階調表示回路7が設けられている。

10 【0041】RAMは、相補データが対にして伝送されるデータ線対([D11: D11', D21: D21', ~ D81: D81']~[D1m: D1m', D2m: D2m', ~ D8m: D8m']) から相補データD、/Dをメモリ部6に書き込むためのトランスファーゲートであるNチャネル型の電界効果トランジスタ(FET)4と、Nチャネル型のFET5とを備えている。これらのFET4、5のゲート端子には、図1に示すようにワード線W1、W2~Wnが接続されている。

40 【0042】本実施形態のメモリ部6は、図2(A)に示すようなSRAM型の構成となっており、相補型FETまたは負荷抵抗型NチャネルFETから構成される二つのインバータ6b、6cにより構成されたフリップフロップからなるメモリセル6aと、メモリセル6aの記憶データの論理を反転出力させるための相補型インバータ6dとから構成されている。

【0043】とのような構成のRAMの動作を、画素領域P11に備えられた1ビット目のRAM1を例として説明する。なお、定常状態においては、データ線D1

50 1, データ線 D 1 1 は共にハイレベルの電位であり、

ワード線W1はローレベルの電位であるとする。

【0044】まず、メモリセル6aのノードQにハイレ ベルの電位のデータを印加する場合には、図1に示す階 調データ書き込み制御手段としてのピットライン制御回 路9により、データ線D11をハイレベルの電位、デー タ線D11'をローレベルの電位にする。次に、図1に 示す階調データ書き込み制御手段としてのワードライン 制御回路8によりワード線W1をハイレベルの電位とす ると、FET4及びFET5がオン状態となる。これに より、図2に示すように、メモリセル6aのFET4側 のノードQの電位はハイレベルとなり、FET5側のノ ードQ'の電位はローレベルとなって、安定した状態が 維持され、データの書き込みが行われる。

【0045】一旦データが書き込まれると、ワード線W 1をローレベルの電位とし、FET4、5をオフにして も、メモリセル6aのノードQ及びノードQ'の状態は 変化せず、保持された状態となる。

【0046】従って、メモリ部6の出力部OUTの電位 は、メモリセル6 a のノードQ'の電位をインバータ6 dにより反転させてハイレベルとなり、階調表示回路7 20 には最初にデータ線D11に書き込んだハイレベルの電 位のデータが出力されることになる。

【0047】また、メモリセル6aにローレベルの電位 のデータを書き込む際にも、図1に示すビットライン制 御回路9により、データ線D11をローレベルの電位、 データ線D11'の電位はハイレベルの電位に設定し、 ワードライン制御回路8によりワード線W1をハイレベ ルの電位とし、FET4及びFET5をオン状態にす る。これにより、メモリセル6aのFET4側のノード Qの電位はローレベルとなり、FET5側のノードQ' の電位はハイレベルとなって、安定した状態が維持さ れ、データの書き込みが行われる。

【0048】従って、メモリ部6の出力部OUTの電位 は、メモリセル6aのノードQ'の電位をインバータ6 dにより反転させてローレベルとなり、階調表示回路7 には最初にデータ線D11に書き込んだローレベルの電 位のデータが出力されることになる。

【0049】RAMの各ビットには以上のようにして行 方向に並ぶ画素領域毎にデータを書き込むことができ る。本実施形態においては、まず、選択した列方向にお 40 ける画素領域のRAMの各ビットについて、ビットライ ン制御回路9にてデータ線対([D11: D11: D21: D21' \sim D81: D81'] \sim [D1 m: D1m', $D2m: D2m' \sim D8m: D8$ m'])の各々にハイレベルとローレベルの相補データ を出力し、次にワードライン制御回路8により、ワード 線♥1~♥nのいずれかをハイレベルにしていずれかの 行方向の画素領域を一括選択することより、RAMの各 ビットに所望のデータを書き込むように構成している。

域毎に、8 ビットのデジタルデータを記憶させることが できるので、画像信号に含まれる各画素毎の階調データ を各画素領域のRAMに記憶させ、最大で256階調の 階調表現を可能としている。

【0051】なお、各画素領域のRAMに一旦データを 書き込むと、その値は次のデータが書き込まれるまで保 持され、また、書き込み電圧に対する液晶の応答速度は データが書き換えられる速度よりも著しく遅いため、デ ータのRAMへの書き込みタイミングは画像の表示タイ ミングと全く非同期にすることができる。

【0052】なお、各画素領域のRAMのメモリセル6 aの構成は、図2(A)に示したSRAM型に限られ ず、図2(B)に示すようなDRAM型とすることもで きる。DRAM型の場合には、データの電位は保持容量 6 f に書き込まれることになり、書き込まれた電位はイ ンバータ6 e及びインバータ6 dを介して出力されると とになる。 DRAM型を用いた場合には、リフレッシ ュ動作が必要となるが、第1の基板上におけるメモリセ ル6aの面積を微細なものにすることができるため、R AMの高集積化が可能となる。

【0053】なお、DRAMの場合は、図1のデータ線 対から、D11′, D21′, …, D81′を除き、更 にトランスファーゲート5を除き、図2のインバータ6 e を除くことができ、そうすることにより、各画素のデ ータ保持手段はFET4、容量6f、相補型インバータ 6 dで構成できる。

【0054】次に、以上のようにして各画素領域に8ビ ットのRAMに書き込まれた階調データを、液晶セル3 に書き込むことにより画像の表示を行うための階調表示 30 回路7の構成について説明する。

【0055】複数ピットによりデジタル化された階調デ ータを、液晶セル3に印加する実効電圧として反映させ るには、液晶セル3に接続された画素電極1に供給する 信号のオン期間を階調データに対応させて変調させるバ ルス幅変調制御を行う必要がある。

【0056】本実施形態では、各画素毎に階調表示回路 7を配置し、その階調表示回路7を図3に示すように構 成した。図3に示すように、階調表示回路7は、一致検 出回路7 a とオンオフ波形選択回路7 b とを備えてい

【0057】一致検出回路7aは、入力部11に、排他 的論理和回路の出力段に否定回路が接続された入力ゲー ト回路を、画素領域のRAMのビット数分備えており、 この入力部11の入力ゲート回路には、図1に示す表示 制御回路10に備えられた8ビットのバイナリィカウン タの各段から出力されるバイナリィ信号PO~P7と、 画素領域のRAMの各ビットからの出力信号とが各々入 力されるように構成されている。従って、前記バイナリ ィ信号P0~P7により表される値、即ち前記8ビット 【0050】つまり、本実施形態においては、各画素領 50 のバイナリィカウンタによるカウント値(0~255)

が、RAMに記憶されたデータの値に等しくなった時 に、全ての入力ゲート回路の出力がハイレベルとなり、 これにより、入力部11の前段に設けられたAND回路 部12の全てのANDゲート回路の出力がハイレベルと なる。このAND回路部12のハイレベルの出力は、A NDゲート回路で構成されたラッチゲート回路13の一 方の入力端子に入力されるため、とのラッチゲート回路 13の他方の入力端子に、図1に示す表示制御回路1か ら出力されるハイレベルに立ち上がるラッチパルス信号 LPが入力されると、Dフリップフロップ回路により構 10 成される出力信号保持回路としてのラッチ回路14のク ロック入力端子Cに対して、ハイレベルに立ち上がるパ ルス信号が入力される。これにより、ラッチ回路14に おいては、入力端子Dに入力された信号が出力端子XQ から出力されることになる。本実施形態では、この入力 端子Dにはローレベル信号VSSが入力されているの で、出力端子XQからはローレベルに立ち下がる信号が 出力されることになり、リセット端子Rに対してリセッ ト信号が入力されるまで維持される。このリセット端子 Rにはインバータ回路15を介して、図1に示す表示制 20 揃えられており、また、オン期間が分散することなく、 御回路10から出力され―走査期間(周期T)の開始を 示すタイミング信号YDが入力されるように構成されて いる。なお、上述した8ビットのバイナリカウンタもこ のタイミング信号YDに同期してリセットされ、カウン トを開始するように構成されている。また、このタイミ ング信号YD、上述したバイナリ信号P0~P7、及び ラッチパルス信号LPは、図1に示すように、表示制御 回路10から、表示制御線(S1~Sn)を介して全て の画素に設けられた階調表示回路7の各々に供給される ように構成されている。なお、図3のAND回路は入力 30 ゲート回路の出力をワイヤード接続して省略してもよ

【0058】また、オンオフ波形選択回路7bは、図3 に示すようにスイッチ回路になっている。表示制御回路 10から出力されるオン波形ONWとオフ波形OFFW を一致検出回路7aからの信号によって選択するもので ある。

【0059】以上のように構成される階調表示回路7の 動作を、図3及び図4に基づいて説明する。まず、一走 査期間の開始を示すタイミング信号YDが、階調表示回 40 路7に出力されると、ラッチ回路14の出力は初期状態 であるハイレベルの電位となる。従って、オンオフ波形 選択回路7bにおいては、オン波形ONWが選択され、 画素電極1に供給される。

【0060】また、これと同時に表示制御回路10内の 8ビットのバイナリカウンタのカウント動作が開始され る。その結果、階調表示回路7には、0~255の値を とるバイナリ信号P0~P7が出力される。更に、図4 に示すように、表示制御回路10から出力されるラッチ

ント周期に同期して出力されるため、各画素領域に設け られたRAMに記憶されたデータ値と、前記カウンタ値 とが一致すると、ラッチ回路14の出力はローレベル信 号に切り換えられ、その後次の走査期間が開始されるま で、ローレベル信号として維持される。ラッチ回路14 の出力がローレベル信号になると、オンオフ波形選択回 路7 bにおいては、オフ波形OFFWが選択され、画素

電極1に供給される。以上のようにオン電位を画素電極 に印加する時間幅に応じて維持することで、各画素の液 晶セルに階調レベルに応じた実効電圧を与えることがで きる。

【0061】図4に示す例では、RAMのデータが 「7」である時の例を示しており、一走査期間内におい て、前記オンオフ波形選択回路7bに対する選択パルス について、各画素領域毎に階調データに対応したパルス 幅変調が行われることが判る。

【0062】図5に各階調データに対応する前記選択バ ルスの例を示す。図5に示すように、本実施形態によれ ば、各選択パルスのオン期間は、走査期間の開始位置に 連続して構成されている。従って、本実施形態によれ ば、液晶に対して印加する電圧波形の遷移回数を減少さ せることができ、特に、走査周波数が高い周波数とな り、各々のバルスのオン期間が短くなる場合でも、波形 のなまりを発生させず、正確な階調表示を行うことがで きる。

【0063】さらに、本実施形態においては、図1に示 すように、対向電極2に交流化電源20を接続し、図6 に示すように一走査期間毎に+3.0Vと0Vに交互に 切り換えられるパルス信号を供給するように構成した。 そして、オフ波形OFFWとして、図6に示すように対 向電極2に供給するバルス信号と同位相のバルス信号を 用い、オン波形ONWとして、図6に示すように対向電 極2に供給するパルス信号と逆位相のパルス信号を用い

【0064】つまり、対向電極2に対して図6に示すよ うなパルス信号を供給すると共に、画素電極 1 に対して 当該バルス信号と同位相のパルス信号のオフ波形OFF ₩を供給すると、対向電極2と画素電極1の間の電位差 は無くなり、液晶セル3に対しては電圧が印加されない 状態となる。しかし、オン波形ONWとして対向電極2 に供給するパルス信号と逆位相のパルス信号を画素電極 1に供給すると、対向電極2と画素電極1の間の電位差 は常に3Vとなるが、一走査期間毎に電圧の方向が異な ることになり、交流駆動が行われることになる。

【0065】とのように、本実施形態によれば、第1の 基板上に形成した回路の動作電圧を3.0 Vとし、その 回路のゲート耐圧を3.0 $V + \alpha$ とした場合でも、液晶 を交流駆動できるので、パターンを微細化した場合でも パルス信号LPも、8ビットのバイナリカウンタのカウ 50 良好に液晶を駆動することができる。また、上記各回路

の動作電圧(電源電圧)を低電圧にできるので、消費電 力を大幅に低減できる。

【0066】そして、上述したようなオンオフ波形選択 回路7 b により、一致検出回路7 a の出力に基づいて、 オン波形ONWとオフ波形OFFWとを選択することに より、一走査期間内におけるオン波形ONWの選択期間 を、RAMに記憶された階調データに応じて伸張すると とができ、良好な階調表示が可能となる。

【0067】また、本実施形態の階調表示回路を用いる ことにより、液晶セルの透過率特性の補正を容易に行う ことができる。

【0068】図17にノーマリーホワイトモードの場合 とノーマリーブラックモードの場合についての、液晶セ ルに対する印加電圧(実効値)に対する透過率特性の一

【0069】図17に示すように、いずれのモードの場 合も、最大または最小の階調レベルに近づくほど、印加 電圧に対する透過率の変化が線形でなくなってくるた め、最大または最小の階調レベルに近い場合には、印加 電圧のパルス幅を補正しなければならない。

【0070】そこで、本実施形態では次に説明するよう なパルス幅補正回路を用いることにより、印加電圧のパ ルス幅を補正している。なお、以下の説明においては、 説明を簡単にするために、RAMを4ビットで構成した 場合について説明する。また、以下の説明では選択バル スは走査期間の終了位置に揃えられる点も本実施形態と は異なっている。

【0071】図7にパルス幅補正回路の一例、図8に当 該パルス幅補正回路の各部のタイムチャート、図9に画 素電極と対向電極に液晶層が挟持された液晶セルの等価 30 回路、図10に画素印加電圧と液晶層への印加電圧との 関係図を示す。

【0072】図7に示すパルス幅補正回路は、カウンタ 601と、 D型フリップフロップ602と、 ANDゲ ート603と、 PLA回路604と、 PLA回路60 4のためのブルアップ用PチャネルMOSFET605 と、 ANDゲート606とから構成される。

【0073】カウンタ601は、9段のバイナリカウン タであり、クロック信号端子CLに入力されるクロック 信号 f 1 を計数する。このクロック信号 f 1 は、D型フ 40 リップフロップ602にも入力され、 当該D型フリッ プフロップ602とANDゲート603とからなる回路 により、クロック信号f1に同期したリセット信号Rの 立ち上がり微分パルスが形成される。そして、この微分 パルスはカウンタ601のリセット信号端子Rに入力さ れ、カウンタ601はこの微分パルスによりリセットさ れる。

【0074】また、カウンタ601のQ2~Q8の7ビ ットの出力には、NチャネルMOSFETによるPLA 個の出口を有しており、各々[78]~[27]といっ た数値をデコードする。ことで、この数値の設定につい て説明する。

14

【0075】図10は画素への印加電圧V, に対する液 晶層への充電電圧V_L c の電圧曲線を描いたものであ る。この電圧曲線は、画素の時定数によって決定され、 この時定数は、画素の等価回路を図9のように考えた場 合に、液晶層の等価容量CLcと、画素の抵抗成分Rと の積により表される。画素の抵抗成分Rは、行側、列側 各々の駆動回路の出力抵抗の合成抵抗であるR。と、ト ランジスタの等価抵抗R_N 」との合成抵抗である。この ように表される時定数を、走査期間Tm に液晶層への充 電電圧V_{L c} がトランジスタのON電圧V_{o N} の80% まで立ち上がるように仮定すれば、液晶層への充電電圧 V_L c の時間による変化は図10に示すようになる。

【0076】図10に示す曲線上の数字は、液晶層への ・充電電圧VLcが、画素への印加電圧V。に対して、V ıc=0.8V,となる場合に、当該充電電圧V,cを 均等に15分割し、更に一走査期間Tmを80分割して 20 T_H / 80を1パルスとした時に、分割した各々の電圧 を得るために必要な当該パルスの個数である。このよう な設定により、図10に示す曲線上には全部で14個の 数字が記載されることになり、16階調を出すことに対 応している。そして、これらの14個の数字の80に対 する補数が、図7及び図8に括弧書きで示したデコード 対象の数値である。また、図8には、各数値に対するP LA回路604によるデコード結果として、PLA回路 604の10個の出口から出力されるパルス信号を、前 記括弧書きで示したデコード対象の数値に対応させて示 している。図8に示すように、これらのパルス信号は負 極性の信号であるため、インパータ回路により極性を反 転させ、この極性を反転させたデコード結果としてのパ ルス信号と、クロック信号 f 1 の4 分周出力であるカウ ンタ601の出力Q1との論理積をANDゲート606 で演算することにより、補正クロック信号 f 2が出力さ れる。

【0077】このようにして得られた補正クロック信号 f2を、図示しない4ビットのバイナリカウンタに入力 し、このパイナリカウンタによる補正クロック信号 f 2 の計数を行う。そして、この計数結果と、RAMに記憶 されたデータを極性反転した値との一致を検出し、一致 した時にラッチ回路がセットされるように構成する。例 えば、RAMに記憶されたデータが(0010)であっ た場合には、図8に示すように、4ビットバイナリカウ ンタの値が(1101)になった時、即ち13個目の補 正クロック信号 f 2 を計数するタイミングでラッチ回路 の出力がハイレベルにセットされる。また、 RAMに 記憶されたデータが(0110)であった場合には、図 8に示すように、4ビットバイナリカウンタの値が(1 回路604が接続されている。PLA回路604は10 50 001)になった時、即ち9個目の補正クロック信号f

2を計数するタイミングでラッチ回路の出力がハイレベ ルにセットされる。更に、 RAMに記憶されたデータ が(1100)であった場合には、4ビットバイナリカ ウンタの値が(0011)になった時、即ち3個目の補 正クロック信号↑2を計数するタイミングでラッチ回路 の出力がハイレベルにセットされる。

【0078】そして、以上のようにしてラッチ回路の出 力がハイレベルにセットされた期間において、オン波形 ONWが選択され、それ以外の期間においてはオフ波形 OFFWが選択される。

【0079】以上のような構成により、補正クロック信 号f2は、印加電圧に対する透過率の変化の非線形性を 反映した間隔で出力されることになり、この補正クロッ ク信号f2に基づいてセットされるラッチ回路のハイレ ベルの期間にも前記非線形性が反映されるので、前記非 線形性に対応した適切な充電電圧V_Lcを液晶層に印加 するととができる。

【0080】本実施形態においては、RAMが8ビット で構成され、256階調の階調表示を行うため、例えば 走査期間T_H内に、画素への印加電圧V_Pの80%まで 20 立ち上がる液晶層への充電電圧V_L c を255分割し、 走査期間Tμ を255で分割した期間を一周期とする基 準パルスを用いて、255分割した各々の電圧に至るま での基準パルスの個数を図10に示すような曲線に従っ て求める。更に、この基準パルスの個数を、図7に示す ようなバイナリカウンタとPLA回路を用いてデコード し、一走査期間 T_H に 2 5 4 個出力される補正クロック 信号f2を出力させる。そして、この補正クロック信号 f2を8ビットバイナリカウンタにより計数し、図3に 示すバイナリ信号P0~P7を出力させる。このように 30 して、印加電圧に対する透過率の変化の非線形性に対応 した適切な電圧を画素に印加することができ、良好な階 調表示を行うことができる。

【0081】以上のように、本実施形態によれば、各画 素において階調データを保持するためのRAMを設けた ので、階調データの値が変わらない限り、各画素におけ る階調データの書き換えを行う必要がなく、RAMに対 する階調データの一度の書き込みを行うだけで、液晶に 対して適切な電圧を印加することができる。

【0082】また、前記RAMは、従来のような1ビッ トではなく、複数ビットで構成され、更に、各画素毎に 階調表示回路を備えて、当該複数ビットのRAMに保持 された階調データに基づいてオン波形の選択バルスをバ ルス幅変調するように構成したので、各画素毎に独立し て一走査期間毎の階調表示を行うことができる。つま り、あたかも階調データをフレームメモリに書き込む処 理と同様の処理を行うだけで階調表示が可能となり、階 調表示制御を容易に行うことができる。

【0083】更に、前記選択パルスのオン期間は、走査

散されることなく連続するように構成されているので、 表示周波数が髙い周波数となり、前記選択パルスのオン 期間が短くなる場合でも、液晶に対して印加する電圧波 形の遷移回数を増加させず、選択パルスの波形になまり を発生させることがない。従って、液晶に対して印加す る実効電圧を低下させることがなく、良好な階調表示が 可能である。なお、オフ期間を開始位置に揃え、一走査 期間の階調レベルに応じたタイミングでオン期間に遷移 しても良い。

【0084】また、対向電極には交流電圧信号を印加す 10 ると共に、前記交流電圧信号の位相を逆位相と同位相に 切り換えることにより、画素電極に印加するオン波形と オフ波形の切り換えを行うように構成したので、画素電 極に対して電圧の供給を行うゲート手段の耐圧を従来よ りも低下させることができ、微細なパターン化を実現す ることができる。

【0085】本実施形態では、反射型の各画素電極1の 下の第1の基板にP11の複数ビットのRAMと、階調 表示回路7とを形成することになる。

【0086】従って、本実施形態によれば、高解像度と 高輝度を両立できるという反射型液晶装置の利点を生か しつつ、低消費電力で、容易かつ良好な階調表示を行う ことができる。

【0087】なお、本実施形態においては、選択パルス のオン期間を、走査期間の開始位置を基準にしてまとめ た例について説明したが、本発明はこのような構成に限 られるものではなく、走査期間の終了位置を基準として まとめるように構成しても良い。

【0088】 (第2の実施形態) 次に、本発明の第2の 実施形態を図11乃至図14に基づいて説明する。な お、第1の実施形態との共通箇所については同一符号を 付して説明を省略する。

【0089】本実施形態は、図11に示すように、各画 素毎に第1の実施形態のようなRAMの代わりにインバ ータからなるラッチ回路30,31を用い、また、一致 検出回路に入力するデータとして、バイナリィカウンタ のカウントデータを用いる代わりに、選択パルスのオン 期間を直接規定するタイミングデータを用いたところ が、第1の実施形態と異なる。

【0090】各画素に設けられるラッチ回路30,31 は、図11に示すように、各々2個の相補型クロックド インバータ30a, 30b (31a, 31b)と1個 の相補型インバータ30c(31c)から構成されてお り、図12(B)に示すように、クロック信号CLの立 ち下がりで、入力データD1(D2)をラッチする。本 実施形態では、2ビット分のラッチ回路を備えており、 4 階調の階調表現が可能である。

【0091】各画素に設けられる一致検出回路32は、 図11に示すように、ANDゲート回路32aとORゲ 期間の開始位置に揃えられ、しかも、一走査期間内に分 50 ート回路32bとから構成されており、ラッチされた2

ビットのデータの一致、ラッチされたデータの各々とタ イミングデータとの一致を検出した時、ハイレベル信号 を出力する。

【0092】本実施形態においては、ゲート数を減少さ せるために、一致検出回路32内にはラッチ回路を設け ず、表示制御回路10からANDゲート回路32aに対 し、直接、図12(A)に示すようなタイミングデータ G1, G2を入力するように構成した。

【0093】オンオフ波形選択回路33は、イクスクル ーシブ回路と否定回路からなり、一致検出回路の出力が ハイレベル信号の場合に、対向電極2に印加される波形 FRと逆位相の波形をパルス幅変調された信号として出 力する。

【0094】図12(A)に本実施形態における動作の タイミングチャートを示す。図12(A)に示すよう に、本実施形態においては、ラッチ回路30.31にラ ッチされたデータが (M1, M2=1, 1) の場合に は、タイミングデータG1、G2の値によらず、一走査 期間の全期間においてオン波形が選択される。また、ラ ッチ回路30.31にラッチされたデータが (M1, M2=1, 0) の場合には、タイミングデータG1がそ のまま選択されることになり、一走査期間の2/3の期 間においてオン波形が選択される。更に、ラッチ回路3 0.31 にラッチされたデータが (M1, M2 = 0,1)の場合には、タイミングデータG2がそのまま選択 されるととになり、一走査期間の1/3の期間において オン波形が選択される。

【0095】以上のようなタイミングデータを用いるこ とにより、本実施形態では、一致検出回路の構成を簡略 化することができるだけでなく、第1の実施形態におけ るラッチ回路14を省略することができ、回路を簡略化 することが可能である。本実施形態の回路を、相補型の FETで構成した回路図を図13(A), (B) に示 す。また、この回路のパターン図を図14に示す。

【0096】図12に示すように、本実施形態によれ ば、反射型の各画素電極の下の第1の基板に以上に説明 した回路を形成する。従って、液晶装置の小型化及び高 解像度化を図り、画素電極の面積を小さくした場合で も、本実施形態の回路を備えた反射型液晶装置を製造す ることが可能である。

【0097】(第3の実施形態)次に、本発明の第3の 実施形態を図15及び図16に基づいて説明する。な お、第1の実施形態との共通箇所については同一符号を 付して説明を省略する。

【0098】本実施形態の反射型液晶装置は、図15に 示すように、第2の基板1304aと、第1の基板13 04 b とを備え、第1の基板1304 b には、金属の導 電膜が形成されたポリイミドテーブ1322にICチッ プ1324を実装したTCP (Tape Carrier Package) 1320が接続されている。ICチップ1324は、反 50 も、オフ期間を示すものでも良い。さらに、反射型液晶

特開平11-295700

射型液晶装置の制御を補助するものであり、第1の基板 1304 b にその機能をすべて内臓する場合には付加さ れない場合もある。本実施形態においては、このように 構成される液晶装置を液晶ライトバルブ100B(10 OR, 100G)として反射型プロジェクタに用いる。 【0099】図16は本実施形態の反射型プロジェクタ の構成を示す図である。本実施形態の反射型プロジェク タは、図16に示すように、光源ランプ200から出射 された光(概ね白色光)は、クロスダイクロイックミラ ーからなる色分解ミラー201により青色光Bと赤色光 R·緑色光Gに分光される。また、各光はミラー202 を介して偏光ビームスプリッタ (PBS) 203に入射 され、PBS203によりS偏光光が色光変調用の反射 型液晶ライトバルブ100B,100R,100Gに入 射される。入射された色光は、各ライトバルブの第2の 基板1304aから液晶層に入射し、反射型の各画素電 極にて反射され、再び液晶層を透過して出射される。と の液晶層を透過する際に、各画素電極と対向電極間に印 加されていた実効電圧に応じて、入射されたS偏光光の 偏光軸がP偏光軸とS偏光軸との間で各画素毎に回転制 御される。PBS203では反射型液晶ライトバルブ1 00B, 100R, 100Gから戻ってきたS偏光成分 は反射しP偏光成分を透過する。従って、各PBS20 3からは、液晶ライトバルブ100B, 100R, 10 0 Gから出射された光の偏光軸の回転程度に応じた光量 の色光が透過してくる。この光量が、各色光に割り当て られた階調レベルに応じた光量(透過率)に相当する。 各PBS203を透過した色光は、色合成プリズム20 4内にX字状に形成された青色光反射・赤色光反射の波 長選択反射層により、青色光Bと赤色光Rが反射され、 緑色光Gが透過されて、カラー光が合成されて射出され る。このカラー光を投射レンズ205によりスクリーン 206に投射する。

【0100】このような構成においても、液晶ライトバ ルブ各画素のRAMに記憶させたデータにより階調表示 が行われるので、液晶層に印加される電圧の切り換え回 数は従来の液晶ライトバルブに比べて少なくなり、正確 な階調表示を行うことができる。従って、従来よりも高 品質のカラー画像を投射することが可能である。

【0101】以上のように、本発明の反射型液晶装置 は、ノート型のパーソナルコンピュータ、小型VTRカ メラ、あるいはテレビ等の画像表示部だけでなく、カラ ー液晶プロジェクタにも用いた場合でも、高解像度かつ 髙輝度で、良好な階調表示を行うことができる。

【0102】また、以上の本実施形態においては、一走 査期間内におけるオン期間を走査期間の後縁側を基準と して設定しているが、オン期間とオフ期間を逆にした設 定でも、表示品質に問題がなければ構わない。また、階 調データやタイミングデータは、オン期間を示すもので

装置としては、第1基板を半導体基板とする場合だけで なく、光透過性基板を用いて良いことは言うまでもな 64

[0103]

【発明の効果】以上詳細に説明したように本発明によれ ば、各画素を規定する反射型の画素電極よりも下層に、 多ビットの階調データ保持手段を備え、階調データ保持 手段に保持させた多ビットの階調データに基づいて、パ ルス幅変調手段により、各々の画素の一走査期間におけ るオン期間をパルス幅の大きさとして変調するように構 10 成したので、各画素に対する階調データの書き込み回数 を減少させることにより、低消費電力化を図ることがで きると共に、各画素毎に一走査期間毎の階調表示を行う ことができるので、良好な画像表示が可能である。

【図面の簡単な説明】

【図1】 本発明の第1の実施形態に係る反射型液晶装 置の概略図である。

【図2】 図1の反射型液晶装置におけるメモリセルの 構成を示す回路図であり、(A)はメモリセルをSRA Mで構成した場合の回路図、(B)はメモリセルをDR 20 AMで構成した場合の回路図である。

【図3】 図1の反射型液晶装置における階調表示回路 の構成を示す回路図である。

【図4】 図1の反射型液晶装置における動作タイミン グを示すタイミングチャートである。

【図5】 図1の反射型液晶装置における階調データに 対応したオン波形の印加期間を示すタイミングチャート である。

【図6】 図1の反射型液晶装置における対向電極に印 加される波形及び画素電極に印加されるオン波形とオフ 波形を示す図である。

【図7】 図1の反射型液晶装置に用いられるパルス幅 補正回路を説明するためのバルス幅補正回路の一例を示 す回路図である。

【図8】 図7のパルス幅補正回路及びラッチ回路の動 作タイミングを示すタイミングチャートである。

【図9】 図7のバルス幅補正回路の説明に用いた液 晶装置の画素の等価回路を示す回路図である。

【図10】 図7のパルス幅補正回路の説明に用いた液 晶装置の印加電圧に対する液晶層への充電電圧波形を示*40 33…オンオフ波形選択回路

* す図である。

【図11】 本発明の第2の実施形態に係る反射型液晶 装置における階調表示回路の構成を示す回路図である。

【図12】 本発明の第2の実施形態に係る反射型液晶 装置における動作タイミングを示すタイミングチャート であり、(A)はタイミングデータが入力された時の一 致検出回路の出力タイミング及びオンオフ波形選択回路 の出力タイミングを示すタイミングチャート、(B) は ラッチ回路の動作を示すタイミングチャートである。

【図13】 本発明の第2の実施形態に係る反射型液晶 装置における階調表示回路をNチャネル型のTFTを用 いて示す回路図であり、(A)はラッチ回路の回路図、 (B) は一致検出回路の回路図である。

【図14】 本発明の第2の実施形態に係る反射型液晶 装置における階調表示回路のバターンの一例を示す図で ある。

【図15】 本発明の第3の実施形態に係る液晶ライト バルブとしての反射型液晶装置の概略構成を示す斜視図 である。

【図16】 図15の液晶ライトバルブを用いた反射型 プロジェクタの概略構成を示す模式図である。

【図17】 印加電圧に対する液晶表示パネルの透過率 の変化を示す図である。

【符号の説明】

1…画素電極

2…対向基板

3…液晶セル

4、5…スイッチング素子

6…メモリセル

7…階調表示同路

7 a ···一致検出回路

7 b …オンオフ波形選択回路

8…ワードライン制御回路

9…ビットライン制御回路

10…表示制御回路

14…ラッチ回路


20…交流化電源


30、31…ラッチ回路


32…一致検出回路


[図6]


オフ波形 オン強制 【図9】

















[図7]




【図11】




【図12】





【図13】





(B)





BEST AVAILABLE COPY